CLIPPEDIMAGE= JP405166965A

PAT-NO: JP405166965A

DOCUMENT-IDENTIFIER: JP 05166965 A

TITLE: PACKAGE STRUCTURE

PUBN-DATE: July 2, 1993

INVENTOR-INFORMATION: NAME TOYODA, AKIKAZU NOSE, TSUNETARO YADOKORO, HIROAKI KOYATA. SAKAE

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI MATERIALS CORP

N/A

APPL-NO: JP03331042

APPL-DATE: December 16, 1991

INT-CL (IPC): H01L023/12;H01L023/06;H01L023/15;H01L023/50;H01P003/08

US-CL-CURRENT: 257/664

ABSTRACT:

PURPOSE: To enable a package structure to be of surface mounting type and to be easily matched to an external circuit in impedance by a method wherein a transmission line such as a micro-strip line is formed throughout a surface-side signal line and a rear-side signal line and controlled in specific impedance by through-holes.

CONSTITUTION: An insulating board 44 provided with through-holes 56 and 58 where a semiconductor chip 42 is mounted, a rear-side ground pattern 52 formed on the rear of the insulating board 44, and a front-side ground pattern 48 connected to the rear-side ground pattern 52 are provided. A surface-side

01/15/2003, EAST Version: 1.03.0002

signal line 46 which forms a transmission line with the surface-side ground pattern 48 and/or the rear-side ground pattern 52 and a rear-side signal line 50 which forms a micro-strip line with the surface-side ground pattern 48 connected to the surface-side signal line 46 are provided. By this setup, a package structure of this design can be easily matched to an outer circuit in impedance.

COPYRIGHT: (C)1993,JPO&Japio

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-166965

(43)公開日 平成5年(1993)7月2日


(ma) v . cm f	3A- (3i) 2-1 (1)	en esta esta esta esta esta esta	г.	alancam der interes
(51)Int.Cl. ⁵ H 0 1 L 23/12	識別記号	庁内整理番号	r I	技術表示的
23/06 23/15	В	7220 – 4M 7352 – 4M		
			HOIL	23/ 12 N
		7352-4M		Q
		審査請求 未請求 請求項の数1(全 5 頁) 最終頁に		
(21)出願番号	特願平3-331042		(71)出順人	000006264
				三菱マテリアル株式会社
(22)出顧日	平成 3 年(1991)12月16日			東京都千代田区大手町1丁目5番1号
			(72)発明者	豊田 明和
				埼玉県佚父郡横瀬町大字横瀬2270番地
				菱マテリアル株式会社セラミックス研究
				内
			(72)発明者	能勢 恒太郎
				埼玉県秩父郡橫瀬町大字橫潮2270番地
				菱マテリアル株式会社セラミックス研究
				内
			(74)代理人	弁理士 小杉 佳男 (外1名)
				最終頁に移

(54)【発明の名称】 バッケージ構造体

(57)【要約】

【目的】 外部回路とのインピーダンス整合が容易で、 表面実装できるパッケージ構造体を提供する。

【構成】 パッケージ構造体40は、表面に半導体チッ プ42が載置された絶縁基板44と、絶縁基板44の裏 面に形成された裏面側グランドパターン5.3と、絶縁基 板4.4の表面の周縁部を含む領域に形成され第2のスル ーホール内の導体を介して裏面側グランドパターン52 と接続された表面側グランドパターン48と、絶縁基板 4.4の表面に形成され半導体チュア4.2の人力端了又は 出力端子と接続された、表面側グランドパターン及びご 又は裏面側グランドパターンとの間で伝送線路を形成す る表面側信号ライン 16と、絶縁基板 11の裏面に形成 され第1のスルーホール内の導体を介りて表面側信号ラ インと接続された、表面側グランドパター:4.8との間 でマイクロストリップラインを形成する裏面側信号ライ ン5 () ヒ、絶縁基板44上の半導体チェア12と表面側 信号ライン46とを被冠し表面側グランドパクーン52 と接続された導電性キャップ5.4とを備えた。



【特許請求の範囲】

【請求項1】 半導体チップ、

表面に該半導体チップが載置された、信号ライン用の第 1のスルーホールとグランド用の第2のスルーホールと を有する絶縁基板、

前記絶縁基板の裏面に形成された裏面側グランドパター ン.

前記絶縁基板の表面の周縁部を含む領域に形成され前記 第2のスルーホール内の導体を介して前記裏面側グラン ドパター、と接続された表面側グランドパターン

前記絶縁基板の表面に形成され前記半導体チップの人力 端子又は出力端子と接続された。前記表面側グラニドパ ターン及び、又は前記裏面側グランドパターンとの間で 伝送線路を形成する表面側信号ライン

前記絶縁基板の裏面に形成され前記第1のスパーホール 内の導体を介して前記表面側信号ラインと接続された。 前記表面側グランドパターンとの間でにイクロストリッ プラインを形成する裏面側信号ライン、および前記絶縁 基板上の前記半導体チップと前記表面側信号ラインとを 被冠し前記表面側グランドパターンと接続された導電性 20 キャップを備えたことを特徴とするバッケージ構造体。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、パッケージ構造体に関 し、特に、マイクロ波の半導体チャア。モノリシック集 精回路。ハイブリッド集積回路等をバッケージするのに 適したパッケージ構造体に関する。

【0002】

【従来の技術】半導体素子の容器であるバッケーン構造 ップとを遮断して半導体チップの故障や劣化を防ぐこと 等を目的としている。このようなパッケージ構造体に は、従来例えば196から148に示されたも2がある。 【0003】図6、図7に示すパッケージ構造体10 は、マクル13の上に載置された半導体チップ14とこ の半導体チップト4の人出力端子と接続された4つのリ ード端子16元、165、16元、16元の一部とが、 セラミック。ガラス等の電気絶縁物18を介してメタル キャップコロ (146では14示省略) により被冠されバッ ケージされている。また、図字に示すように、リート端。40、パターンとの間で、例えばマイク17ストリュアライン 子1もa:16b、16c、1640みがマイクロスト リップラインとしてマタルキャップ:0の外部に出てい

【0001】また。図8に示すパッケージ構造体32 は、半導体チェア2.1は箱体26内に配置されており、 半導体チ デアコ 4の入出力端子と接続されたリード 28 a 286 28c 28dが 箱体26の壁30a. 306を貫通して外部に取り出されている。

[0005]

各種のパッケージ構造体が用いられているが、これらの うちは7に示すパッケージ構造体10は、このパッケー ジ構造体10が配置される回路基板にこのバッケージ構 造体10全体をネジで止める必要があり表面実装できな いという問題がある。

【0006】【48に示すパッケージ構造体!?ほニバッ ケージの製造工程においてリード284、18b、18 c、28dを取り付ける必要があるため、製造工程が複 雑になり、また外部回路とのインピーダンスを整合させ 10 ろのが難しいという問題がある。本発明は、上記問題点 に鑑み、表面実装できるとともにインピーダンス整合の 容易なパッケージ構造体を提供することを目的とする。 100071

【課題を解决するための手段】上記目的を達成するため に、木発明のパッケージ構造体は、

- (a) 半導体チップ
- (b)表面に該半導体チップが載置された。信号ライン 用の第1のスルーホールとグラン下用の第2のスルーホ ールとを有する絶縁基板
- (c)前記絶縁基板の裏面に形成された裏面側グランド パターン
 - (a)前記絶縁基板の表面の周縁部を含む領域に形成さ れ前記第2のスルーホール内の薄体を介して前記裏面側 グランドパターンと接続された表面側グランドパターン (e)前記絶縁基板の表面に形成され前記半導体チップ の入力端子又は出力端子と接続された。前記表面側グラ ンドパクーン及び、「又は前記裏面側グランドパターンと の間で伝送線路を形成する表面側信号ライン
- (f)前記絶縁基板の裏面に形成され前記第1のスルー 体は、電気的端子を取り出すとともに、外気と半導体チ、30、ホール内の導体を介して前記表面側信号ラインと接続さ れた、前記表面側グランドパターンとの間ででイクロス トリップラインを形成する裏面側信号ライン
 - (g) 前記絶縁基板上の前記半導体チュアと前記表面側 信号ラインとを被冠し前記表面側グランドパターンと接 続された摩電性キャップ

の各要素を備えたことを特徴とするものである。

[0008]

【作用】本発明のパッケージ構造体は、表面側信号ライ **いは表面側グランドパターン及び/又は裏面側グランド ユプレーナ型ストリップライン等の伝送線路を形成し** 裏面側信号ラインは表面側グランドパターンとの間でて イクロストリップラインを形成し、しかも表面側信号ラ インと裏面側信号ラインとはスルーホール内の導体を介 して接続されているため、このスルーホールの寸法等に より特性インピーダンスが調整され、これにより外部回 路と容易にインピーダンスをマッチングさせることがで きる。またこのパラケージ構造体を回路基板に截置して 裏面側信号ラインと回路基板上の配線パターンとをハニ 【発明が解决しようとする課題】従来上記に示すような「50」ダ等で接続することにより表面実装される。

[0009]

【実施例】以下。本発明の実施例を示す添付国面を参照 しながら、本発明の実施例を説明する。国工は本発明の 一実施例に係るパッケージ構造体40の斜視図、142は 171の11-11断面すである。

【0010】このパッケージ構造体10は。半導体チッ アイコが載置された絶縁基板 14と この絶縁基板 44 の表面に形成された表面側信号ラインはもと、絶縁基板 4.4の表面に表面側信号ライン4.6を取り巻くように形 の裏面に形成され表面側信号ライン46と接続された裏 面側信号ライン50 (国2参照) と、絶縁基板44の裏 面に形成され表面側グランドパターン 18と接続された 裏面側グランドパターンちょ([4]3参照)と、絶縁基板 4.4上の半導体チュア4.3と表面側信号ライン4.6とを 被冠し表面側グランドパターン 18と接続された導電性 キャップ5-1とを備えている。

【0011】絶縁基板4.1は、信号うイン用の複数の第 上のスルーホールちも(【本ご参照)とグラン下用の複数 た。表面側信号ライン4.6は半導体チップ4.2の人力端 子又は出力端子と接続されており。この表面側信号ライ ショもは、裏面側グラントパターンりじとの間ではイク ロストリップラインを形成している。また、裏面側信号 ライン50は第1のスルーホール50内の導体を介して 表面側信号ライン16と接続されており。表面側グラン ドパターン48との間でマイクロストリップラインを形 成している。このマイクロストリップライノは、141及 び国とに示すように、本実施例では発出部60に形成さ れているため。表面実装時の位置が容易にわかりしたが、30。 って塩留まりを向上させることができる。また。裏面側 グランドパターンちごは第己のスパーホール58酉の蔊 体を介して表面側グランドパターニ 48と接続されてい

【0012】次に二本実施例のパッケージ構造体40の 製造方法について説明する。まず、アルミナ基板などの 絶縁基板4.4の外形とスルーホールらら ちゃがこひこ ガスレーザにより加工される。次に「表面側信号ライン 46のマタライズがAuの厚膜導体で形成され。 表面側 グランドパターショ8 裏面側信号ライジ50 裏面側 40 グランドバターンちょ およびスルーホールが入足 P ヨの厚膜導体で形成される。次に モノリシュクマイク ロウェーブ集積回路などの半導体チップ12がAn S **五等の共晶ハンダで絶縁基板 1.4 上にダイボンディング** され、25μmホのAnワイヤでボンディンで配線され る。次に、導電性キャップ5.4が表面側グランドパター ア18十にパラレルシーム溶接法で溶接され。パッケー ジ構造体が完成する。その後 絶縁基板 4 1 ご裏面側 が この絶縁基板4.4の裏面のパターンと合致したパタ ーンが形成されたマザーボードに、Sn=Pb等の共晶=50=【図5】セラミック製のキャップを使用した場合を示す

ハンダによりはんだ付けされる。

【0013】尚、本実施例のパッケージ構造体40の笑 出部60の形状は。図3に示すような等出部62の形状 としてもよい。絶縁基板4.4の変形例を、図4に示す。 て基板とすることもできる。この場合は、夫々の絶縁基 板64、66にスルーホールが形成されて表面と裏面と の信号ラインが接続される。

【()() 1-4】次に、キャップの材料をセラミックとした。 成された表面側グランドパターン18と、絶縁基板14~10~例を国与に示す。このセラミック製のキャップ70は、 その内壁ではまたは外壁で4がメタライズされており。 (145では外壁がメタライズされている)、このイタラ イズされた面が絶縁基板41の表面のグランドパターン と接続されることによって、電磁遮蔽効果が得られる。 キャップ70の(タライズは、くっキ、導電途料の底 布、厚膜ペーストの塗布などにより行われる。

> 【10.01.5】南三上記実施例のパッケージ構造体では 表面側信号ライン46は、裏面側グランドパターン53 との間でマイクロストリップラインが形成されている。

の第2のスルーホール58([4] 参照)とを有する。ま「20」が、表面側グランドパターンとの間でコブレーナ型スト リップライン、表面側及び裏面側グランドパターンとの 間でグランデッドコアレーナ型ストリップラインを形成 してもよい。

> 【0016】また、表面側信号ラインと裏面側信号ライ ンとの間はスルーホール内の導体を介して接続されてい るため、このスルーホールの中法等を調整することによ って特性インピーダンスを例えば50Ωに合わせること ができる。また、表面側グランドパターンと裏面側グラ ンドパターンとの間もスルーホール内の導体を介して接 続されているため。このスルーホールの数を増やすこと によって表面側のグランドを強化することができる。

[0017]

【発明の効果】以上説明したよった。本発明のパッケー ジ構造体は、表面側信号ラインと裏面側信号ラインに亘 ってマイクロストリップライン等の伝道線路が形成され しかもスルーホールによりその特性インピーダンスを調 整することができ、したがって外部回路のインピーダン スを所定のインピーダンスに調整することにより容易に 外部回路との間でインピーダンスが整合される

【10118】また。こひパッケージ構造体を回路基板に 載置して裏面側信号ラインと回路基板上の配線パターン をハンダ等で接続することができ容易に表面実装が可能 となる。

【目面の簡単な説明】

【【41】パラケージ構造体を示す斜視図である。

【【注2】【注1の日 日断面対である

【143】 突出部の変形例を示す料視すである。

【141】絶縁基板を2枚重ねにした場合を示す断面すで ある。

断面図である。

【【46】キャップで被冠される前の、従来のパッケージ 構造体を示した国である。


【国7】国6に示す基板にキャップが被冠された場合を示す断面すである。


【図8】従来の他のバッケージ構造体を示す斜視図である。


【符号の説明】

40 パッケージ構造体

- 42 半導体チップ
- 4.4 絶縁基板
- 46 表面側信号ライン
- 48 表面側グランドパターン
- 50 裏面側信号ライン
- 52 裏面側グランドパターン
- 54 導電性キャップ
- 56、58 スルーホール







フロントページの続き

(51) Int. CL 5 HO 1 I 23/50 HO 1 P 3/08 識別記号 庁内整理番号 F-1 M 9272 4M

技術表示简所

7352 4M H 0 1 L 23/14 C

(72)発明者 谷所 博明

埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社セラミックス研究所 (72) 発明者 古屋田 栄

埼玉県秩父郡横瀬町大字横瀬2270番地 一 菱マテリアル株式会社セラミックス研究所

To:

Attorney Mr. John Dresch (Reg. Nr.: 46,672)

SUGHRUE MION, PLLC Fax Nr.: 202-293-7860

Topic: 09/664,094 (Docket No.: Q60884) / Certified Translation of Japanese Document

No. 5-166965.

Date: February 10, 2003

Dear Mr. Dresch:

With reference to our recent interview and interview summary on application 09/664,094, please find the title page and 11 pages comprising the entire certified translation of Japanese Doc. 5-166965.

Sincerely,

Johannes P. Mondt, Patent Examiner for 09/664,094 (Docket No.: Q60884) at Art Unit 2826.

(Tel. No.: (703-)306-0531)

PTO 2003-1432

Japan, Kokai

Document No. 5-166965

PACKAGE STRUCTURE

[Pakkegi Kozotai]

Meiwa Toyota, Tsunetaro Nose, Hiroaki Tanisho, and Sakae Furuyada

UNITED STATES PATENT AND TRADEMARK OFFICE

Washington, D.C. January, 2003

Translated by: Schreiber Translations, Inc.

<u>Country</u> : Japan

<u>Document No.</u> : 5-166965

<u>Document type</u> : Kokai

<u>Language</u> : Japanese

<u>Inventors</u>: Meiwa Toyota, Tsunetaro Nose,

Hiroaki Tanisho, and Sakae Furuyada

<u>Applicant</u> : Mitsubishi Materials Corporation

<u>IPC</u> : H 01 L 23/12

23/06 23/15 23/50

H 01 P 3/08

<u>Application date</u> : December 16, 1991

<u>Publication date</u> : July 2, 1993

<u>Foreign Language Title</u> : Pakkegi Kozotai

English Title : PACKAGE STRUCTURE

1. Title of the Invention: PACKAGE STRUCTURE

2. Claim

A package structure, characterized by the fact that being equipped with a semiconductor chip, an insulating substrate in which said semiconductor chip is placed on the surface and which has first through holes for a signal line and second through holes for a ground, a back face-side ground pattern formed on the back face of the above-mentioned insulating substrate, a surface-side ground pattern which is formed in a region including the peripheral edge part of the surface of the above-mentioned insulating substrate and connected to the abovementioned back face-side ground pattern via a conductor in the above-mentioned second through holes, a surface-side signal line which is formed on the surface of the above-mentioned insulating substrate, connected to an input terminal or output terminal of the above-mentioned semiconductor chip, and forms a transmission line with the above-mentioned surface-side ground pattern and/or the above-mentioned back face-side ground pattern, a back faceside signal line which is formed on the back face of the abovementioned insulating substrate, connected to the above-mentioned surface-side signal line via a conductor in the above-mentioned

Numbers in the margin indicate pagination in the foreign text.

first through holes, and forms a microstrip line with the abovementioned surface-side ground pattern, and an electroconductive cap which covers the above-mentioned semiconductor chip on the above-mentioned insulating substrate and the above-mentioned surface-side signal line and is connected to the above-mentioned surface-side ground pattern.

3. Detailed explanation of the invention

[0001]

(Industrial application field)

The present invention pertains to a package structure. In particular, the present invention pertains to a package structure suitable for packaging semiconductor chips of microwaves, monolithic integrated circuits, hybrid integrated circuits, etc. [0002]

(Prior art)

The purpose of a package structure as a container of semiconductor elements is to drawn out electric terminals and to prevent the faults and degradation of semiconductor chips by blocking the semiconductor chips from an external air. As such a package structure, for example, there are conventional package structures shown in Figures 6-8.

[0003] In a package structure 10 shown in Figures 6 and 7, a semiconductor chip 14 placed on a metal 12 and part of four lead terminals 16a, 16b, 16c, and 16d connected to input and output terminals of the semiconductor chip 14 are covered with a metal

cap 20 (not shown in Figure 6) via an electric insulator 18 such as ceramic and glass. Also, as shown in Figure 7, only the lead terminals 16a, 16b, 16c, and 16d are protruded as a microstrip line to the outside of the metal cap 20.

[0004] Also, in a package structure 22 shown in Figure 8, a semiconductor chip 24 is arranged in a box 26, and leads 28a, 28b, 28c, and 28d connected to input and output terminals of a semiconductor chip 24 are drawn out to the outside through walls 30a and 30b of the box 26.

[0005]

(Problems to be solved by the invention)

Various kinds of said package structures have been used.

However, in the package structure 10 shown in Figure 7 among them, it is necessary to fix the entire part of the package structure 10 to a circuit substrate on which the package structure 10 is arranged by screws, and the surface mounting is impossible.

[0006] In the package structure 22 shown in Figure 8, since it is necessary to install the leads 28a, 28b, 28c, and 28d in the manufacturing processes of a package, the manufacturing processes are complicated, and it is difficult to match the impedance with an external circuit. In consideration of the above-mentioned problems, the purpose of the present invention is to provide a package structure that can be surface-mounted and has an easy impedance matching.

[0007]

(Means to solve the problems)

In order to achieve the above-mentioned purpose, the package structure of the present invention is equipped with each element of (a) a semiconductor chip, (b) an insulating substrate in which said semiconductor chip is placed on the surface and which has first through holes for a signal line and second through holes for a ground, (c) a back face-side ground pattern formed on the back face of the above-mentioned insulating substrate, (d) a surface-side ground pattern which is formed in a region including the peripheral edge part of the surface of the above-mentioned insulating substrate and connected to the above-mentioned back face-side ground pattern via a conductor in the above-mentioned second through holes, (e) a surface-side signal line which is formed on the surface of the above-mentioned insulating substrate, connected to an input terminal or output terminal of the above-mentioned semiconductor chip, and forms a transmission line with the above-mentioned surface-side ground pattern and/or the above-mentioned back faceside ground pattern, (f) a back face-side signal line which is formed on the back face of the above-mentioned insulating substrate, connected to the above-mentioned surface-side signal line via a conductor in the above-mentioned first through holes, and forms a microstrip line with the above-mentioned surface-side ground pattern, and (q) an electroconductive cap which covers the above-mentioned semiconductor chip on the above-mentioned insulating substrate and the above-mentioned surface-side signal

line and is connected to the above-mentioned surface-side ground pattern.

[8000]

(Operation)

In the package structure of the present invention, the surface-side signal line forms a transmission line such as microstrip line and coplanar strip line with the surface-side ground pattern and/or the back face-side ground pattern, and the back face-side signal line forms a microstrip line with the surface-side ground pattern. Furthermore, since the surface-side signal line and the back face-side signal line are connected via the conductor in the through holes, the characteristic impedance is adjusted by the size of the through holes, etc., so that the impedance can be easily matched with an external circuit. Also, the package structure is placed on the circuit substrate, and the back face-side signal line and the wiring pattern on the circuit substrate are connected by soldering, etc., so that the surface mounting is realized.

[0009]

/3

(Application example)

Next, referring to the attached figures showing an application example of the present invention, the application example of the present invention is explained. Figure 1 is an oblique view showing a package structure 40 of an application example of the present invention. Figure 2 is a cross section of II-II of Figure 1.

[0010] The package structure 40 is equipped with an insulating substrate 44 on which a semiconductor chip 42 is placed, a surface-side signal line 46 formed on the insulating substrate 44, a surface-side ground pattern 48 formed on the surface of the insulating substrate 44 so that the surface-side signal line 46 may be enclosed, a back face-side signal line 50 (see Figure 2) which is formed on the back face of the insulating substrate 44 and connected to the surface-side signal line 46, a back face-side ground pattern 52 (see Figure 2) which is formed on the back face of the insulating substrate 44 and connected to the surface-side ground pattern 48, and an electroconductive cap 54 which covers the semiconductor chip 42 on the insulating substrate 44 and the surface-side signal line 46 and is connected to the surface-side ground pattern 48.

[0011] The insulating substrate 44 has several first through holes 56 (see Figure 2) for a signal line and several second through holes 58 (see Figure 1) for a ground. Also, the surface-side signal line 46 is connected to the input terminal or output terminal of the semiconductor chip 42, and the surface-side signal line 46 forms a microstrip line with the back face-side ground pattern 52. Also, the back face-side signal line 50 is connected to the surface-side signal line 46 via a conductor in the first through holes 56 and forms a microstrip line with the surface-side ground pattern 48. Since the microstrip line, as shown in Figures 1 and 2, is formed on a protruded part 60, the position during the surface mounting is easily detected, so that

the yield can be improved. Also, the back face-side ground pattern 52 is connected to the surface-side ground pattern 48 via a conductor in the second through holes 58.

[0012] Next, the method for manufacturing the package structure 40 of this application example is explained. First, the external shape of the insulating substrate 44 such as alumina substrate and the through holes 56 and 58 are worked by a CO2 gas laser. Next, the surface-side signal line 46 is metalized by a thick film conductor of Au, and the surface-side ground pattern 48, back face-side signal line 50, back face-side ground pattern 52, and through holes are formed by an Ag-Pd thick film conductor. Next, the semiconductor chip 42 such as monolithic microwave integrated circuit is die-bonded on the insulating substrate 44 by an eutectic solder such as Au-Sn and bonding-wired by an Au wire of 25 μ m ϕ . Then, the electroconductive cap 54 is welded onto the surface-side ground pattern 48 by a parallel seam welding method, so that a package structure is completed. Then, the back face side of the insulating substrate 44 is soldered to a mother board on which a pattern matched with the back face pattern of the insulating substrate 44 is formed by an eutectic solder such as Sn-Pb.

[0013] Also, the shape of the protruded part 60 of the package structure 40 of this application example may be the shape of a protruded part as shown in Figure 3. A modified example of the insulating substrate 44 is shown in Figure 4. As seen from Figure 4, a substrate can also be formed by superposing two

sheets of insulating substrates 64 and 66. In this case, through holes are formed in each insulating substrate 64 and 66, and signal lines of the surface and the back face are connected.

[0014] Next, an example in which ceramic is used as the material of the cap is shown in Figure 5. In a cap 70 made of the ceramic, its inner wall 72 or outer wall 74 is metalized (the outer wall is metalized in Figure 5), and the surface metalized is connected to the ground pattern of the surface of the insulating substrate 44, so that an electromagnetic blocking effect can be obtained. The cap 70 is metalized by plating, spreading of an electroconductive paint, spreading a thick film paste, etc.

[0015] Also, in the package structure of the above-mentioned application example, a microstrip line is formed between the surface-side signal line 46 and the back face-side ground pattern 52, however a coplanar strip line between the surface-side signal line and the surface-side ground pattern and a grounded coplanar strip line between the surface-side signal line and the surface-side and back face-side ground pattern may also be formed. [0016] Also, the surface-side signal line and the back face-side signal line are connected via the conductor in the through holes, the characteristic impedance can be matched with 50 Ω , for instance, by adjusting the size of the through holes, etc. Also, since the surface-side ground pattern and the back face-side ground pattern are connected via the conductor in the through holes, the ground of the surface can be reinforced by increasing

the number of said through holes.

[0017]

(Effects of the invention)

As explained above, according to the package structure of the present invention, a transmission line such as microstrip line is formed over the surface-side signal line and the back face-side signal line, and the characteristic impedance can be adjusted by the through holes. Therefore, with the adjustment of the impedance of an external circuit to a prescribed impedance, the impedance with the external circuit is easily matched.

[0018] Also, the package structure is placed on the circuit substrate, and the back face-side signal line and the wiring pattern on the circuit substrate can be connected by solder, etc., so that the surface mounting can be made easy.

4. Brief description of the figures

Figure 1 is an oblique view showing the package structure.

Figure 2 is a cross section of II-II of Figure 1.

Figure 3 is an oblique view showing a modified example of a protruded part.

Figure 4 is a cross section showing the case where two sheets of insulating substrate are superposed.

Figure 5 is a cross section showing the case where a ceramic cap is used.

Figure 6 shows a conventional package structure before being covered with a cap.

Figure 7 is a cross section showing the case where the cap is covered on the substrate shown in Figure 6.

Figure 8 is an oblique view showing another conventional package structure.

Explanation of numerals:

- 40 Package structure
- 42 Semiconductor chip
- 44 Insulating substrate
- 46 Surface-side signal line
- 48 Surface-side ground pattern
- 50 Back face-side signal line
- 52 Back face-side ground pattern
- 54 Electroconductive cap
- 56, 58 Through holes

TX FUNCTION WAS NOT COMPLETED

TX/RX NO

1518

CONNECTION TEL

912022837860

SUBADDRESS CONNECTION ID

ST. TIME

02/10 12:50

USAGE T

00'00

PGS.

O NG

RESULT

0 #018

1 of 13

To

Attorney Mr. John Dresch (Reg. Nr.: 46,672)

SUGHRUE MION, PLLC Fax Nr.: 202-283-7860

Topic: 09/664,094 (Docket No.: Q60884) / Certified Translation of Japanese Document

No. 5-166965

Date: February 10, 2003

Dear Mr. Dresch:

With reference to our recent interview and interview summary on application 09/664,094, please find the title page and 11 pages comprising the entire certified translation of Japanese Doc. 5-166965.

Sincerely.

Johannes P. Mondt, Patent Examiner for 09/664,094 (Docket No.: Q60884) at Art Unit

2826.

(Tel. No.: (703-)306-0531)

